隐蔽抗干扰通信发射机和接收机

摘要

本发明公开了一种隐蔽抗干扰通信系统，其中，发射机包括：依次相连的调制单元、模拟上变频单元和功率发射单元，还包括编码扩频单元，与调制单元相连，提供编码扩频信号；所述编码扩频单元将用于捕获与跟踪的同步路伪码信号和用于发送的数据路信号相加后进入调制单元调制，或者两路分别送入调制单元调制后再相加输出。本发明与现有扩谱系统具有相同的抗干扰能力，同时减少了扩谱信号的传输占用带宽，降低了电路实现的复杂程度。

主权项

一种隐蔽抗干扰通信接收机，包括：依次相连的射频信号接受单元、模拟下变频单元、模数转换单元、数字下变频单元，其特征在于，还包括同步路伪码捕获与跟踪单元和数据路解扩与解调单元；从数字下变频单元来的信号分两路，一路送同步路伪码捕获与跟踪单元进行同步信号的捕获与跟踪，另一路送数据路解扩与解调单元进行接收数据的解扩与解调；同步路伪码捕获与跟踪单元为数据路解扩与解调单元提供同步信号；数据路解扩与解调单元包括2^N路并行的相关累加器、一个最大值比较器和一个译码器；同步路伪码捕获与跟踪单元捕获的同步信号提供给数据路解扩与解调单元作为相关累加器的累加清零信号和上一伪码周期的累加输出脉冲；每一路相关累加器有一个本地的伪码输入信号，当数字下变频单元送来的信号与本路的伪码输入信号相同时，该路相关累加器会输出一个大的相关峰信号，2^N路相关累加器的输出同时在最大值比较器中进行比较，取出一个最大值路的输出送译码器进行N比特的译码，译码器的输出为解扩解调出的数据流；其中，2^N为发送数据的组数；相关累加器包括累加器、锁存器、平方和电路和门限比较器；累加器为一有符号的加法器，加法器对数字下变频单元送来的信号进行累积加或减，累积的步长为伪码码片的半个周期，加或减由累加器的符号端控制，符号端的输入由本地的伪码输入信号控制；当数字下变频单元送来的信号与该路的伪码输入信号相同时，累加器的输出为正的或负的相关峰值，该峰值在累加器清零之前由同步信号把上一伪码周期的累加值打入锁存器，随后的平方和电路把累加值统一变为正的值，便于后面的门限检测；当门限比较器检测出该路平方和的值大于某一值时，表明有相关峰的可能，该值直接给最大值比较器；如该路平方和的值不大于某一值时，表明相关峰的可能性很小，给该路赋予一个很小的值，再送到最大值比较器。