发明名称 |
寄存器堆元件和电路以及操作寄存器堆电路的方法 |
摘要 |
公开了寄存器堆元件和电路以及操作寄存器堆电路的方法。使用所提供技术的寄存器堆元件包括:被配置为存储第一值的主存储部分,以及耦接到所述主存储部分的次存储部分。所述次存储部分被配置为在测试操作期间用作扫描锁存器,并且进一步被配置为在正常操作期间存储第二值。所述第二值是所述第一值的复本。所述元件进一步包括误差检测部分,它耦接到所述主存储部分和所述次存储部分,并被配置为指明由软误差导致的所述第一值与所述第二值之间的差值。 |
申请公布号 |
CN101083131B |
申请公布日期 |
2011.12.21 |
申请号 |
CN200710096586.6 |
申请日期 |
2007.04.16 |
申请人 |
国际商业机器公司 |
发明人 |
斯蒂芬·V.·科索诺克;丹尼尔·R.·内贝尔;朱杰生 |
分类号 |
G11C7/10(2006.01)I;G11C8/16(2006.01)I;G11C29/00(2006.01)I |
主分类号 |
G11C7/10(2006.01)I |
代理机构 |
中国国际贸易促进委员会专利商标事务所 11038 |
代理人 |
高青 |
主权项 |
一种寄存器堆元件,包括:主存储部分,被配置为存储第一值,所述主存储部分具有与其相关联的读数据真端子和读数据补端子;次存储部分,耦接到所述主存储部分并被配置为在测试操作期间用作扫描锁存器,所述次存储部分被配置为在正常操作期间存储第二值,所述第二值是所述第一值的复本,所述次存储部分具有与其相关联的扫描补端子和rfl2端子;以及误差检测部分,耦接到所述主存储部分和所述次存储部分,并被配置为指明由软误差导致的所述第一值与所述第二值之间的差值,其中,所述误差检测部分包括XOR逻辑门,所述XOR逻辑门具有分别耦合到所述读数据真端子、所述读数据补端子、所述扫描补端子和所述rfl2端子的四个输入。 |
地址 |
美国纽约 |