发明名称 半导体器件的制造方法和制造装置
摘要 本发明提供一种半导体器件的制造方法和制造装置,能够以简易的工序有效地防止气泡。其中,作为制造装置的密封装置(300)包括:第1模具(100),具有保持半导体衬底的衬底安装面(120a);和与该第1模具相对的第2模具(200)。将第2模具的与第1模具的衬底安装面相对的相对面的中心点设定为与衬底安装面的第1中心点(C1)相对的第2中心点(C2)。在第2模具侧,具有顶点或顶面位于第2中心点的凸状的突出部(230),在突出部的包含顶点的区域或顶面上,设有树脂配置区域(230a)。
申请公布号 CN101079383B 申请公布日期 2011.12.14
申请号 CN200710097902.1 申请日期 2007.04.18
申请人 冲电气工业株式会社 发明人 村木真治
分类号 H01L21/56(2006.01)I 主分类号 H01L21/56(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 雒运朴;徐谦
主权项 一种半导体器件的制造方法,包括:准备密封装置的工序,该密封装置具有:具有衬底安装面且位于上侧的第1模具、和与该第1模具相对的第2模具;在该第2模具的与上述衬底安装面相对的相对面上,设有朝向上述第1模具侧的凸状的层叠为阶梯状的形状的突出部,该突出部的顶点或顶面位于与上述衬底安装面的第1中心点相对的第2中心点,并且在该突出部的包含上述顶点的区域或上述顶面上设有树脂配置区域,该突出部具有最大直径的第1圆柱部、具有比该第1圆柱部小的直径的第2圆柱部、和具有比该第2圆柱部更小的直径的第3圆柱部,该第1圆柱部、第2圆柱部、第3圆柱部的表面面积越向上越小;准备半导体衬底的工序,该半导体衬底具有:第1主表面,具有芯片形成区域和包围该芯片形成区域的周边区域,并且设有设置在上述芯片形成区域上的二次布线层和与该二次布线层连接的柱状电极;以及与该第1主表面相对的第2主表面;使上述第1主表面与上述树脂配置区域相对,将上述半导体衬底保持于上述第1模具的工序;将脱模膜放置在上述第2模具上,使得其位于上述第2模具的上述树脂配置区域上的工序;加热上述第1模具和第2模具的工序;在上述脱模膜上放置密封树脂材料的工序;使上述第1模具和上述第2模具相互接触而合模,形成由该第1模具和第2模具构成的型腔的工序;和边对上述型腔内进行减压,边使上述密封树脂材料熔化后的熔化树脂与上述第1主表面接触来形成密封部的工序。
地址 日本东京都