用于处理器中的算术逻辑和移位装置

摘要

本发明揭示一种算术逻辑和移位装置，且其包括算术逻辑单元，所述算术逻辑单元具有：第一输入，其用以从第一寄存器端口接收第一操作数；第二输入，其用以从第二寄存器端口接收第二操作数；和输出，其用以在第一操作模式中将存储器地址选择性地提供到存储器单元，且在第二模式中选择性地提供算术输出。此外，所述算术逻辑和移位装置包括可编程移位器装置，所述可编程移位器装置具有：第一输入，其用以从所述存储器单元接收数据；第二输入，其用以接收所述算术输出；第三输入，其用以接收计算机执行指令的操作码；和移位输出，其用以提供移位数据。

主权项

一种算术逻辑和移位装置，其包含：算术逻辑单元，其具有：第一输入，其用以从第一寄存器接收第一操作数；第二输入，其用以从第二寄存器接收第二操作数；和输出，其用以在第一操作模式中将存储器地址选择性地提供到存储器单元，且在第二操作模式中选择性地提供算术输出；和可编程移位器装置，其具有：第一输入，其用以从所述存储器单元接收数据；第二输入，其用以从所述算术逻辑单元接收数据；第三输入，其用以接收控制信号和计算机执行指令的操作码；和移位输出，其用以提供移位数据。