| 摘要 |
Un circuito integrado (10), que comprende: por lo menos un circuito lógico (12) alimentado por una primera tensión de alimentación (VL) recibida en una primer5 a entrada al circuito integrado; y por lo menos un circuito de memoria (14) acoplado al circuito lógico y alimentado por una segunda tensión de alimentación (VM) recibida en una segunda entrada en el circuito integrado, y en el que el circuito de memoria se configura para ser leído y escrito en respuesta al circuito lógico incluso si la primera tensión de alimentación es menor que la segunda tensión de alimentación y en el que el circuito de memoria comprende por lo menos una matriz de memoria (24), en el que la matriz de memoria comprende una pluralidad de celdas de memoria (32) que son alimentadas continuamente por la segunda tensión de alimentación durante el uso, el circuito de memoria comprende un circuito de control de línea de palabra (22) alimentado por la segunda tensión de alimentación, una primera celda de memoria (32A) de la pluralidad de celdas de memoria (32A-32N) se acopla a una línea de palabra, recibiendo la línea de palabra la segunda tensión desde el circuito de control de línea de palabra (22) para activar la primera celda de memoria para el acceso, la primera celda de memoria se acopla a un par de líneas de bit, el circuito de memoria comprende adicionalmente un circuito de precarga de línea de bit (34) configurado para precargar el par de líneas de bit para prepararse para la lectura, y caracterizado porque el circuito de precarga de línea de bit es alimentado por la primera tensión de alimentación para precargar las líneas de bit a la primera tensión de alimentación. |
