发明名称 | 低电源电压下高效率电荷泵 | ||
摘要 | 本发明公开了属于集成电路设计技术领域的低电源电压下高效率电荷泵。本发明的连接关系如下:N1-NK-NN传输单元依次串联连接,其中,K为1-N,传输单元分别通过电容与正相时钟信号和反相时钟信号相连;本发明的有益效果为:采用对称电路结构,设计电平位移电路,断开电荷传输晶体管二极管的连接方式,通过控制栅极电压,提高电荷传输效率。同时,设计电位均衡电路,降低阱充放电电流和功耗,也能够提高电荷泵电路电荷传输效率;同时可防止CMOS晶体管的Latch-up效应,降低阱充放电噪声,提高电路工作可靠性。对于便携式电子设备的应用具有重要的意义。 | ||
申请公布号 | CN102281000A | 申请公布日期 | 2011.12.14 |
申请号 | CN201110212092.6 | 申请日期 | 2011.07.27 |
申请人 | 清华大学 | 发明人 | 王雪强;潘立阳;周润德 |
分类号 | H02M3/07(2006.01)I | 主分类号 | H02M3/07(2006.01)I |
代理机构 | 北京众合诚成知识产权代理有限公司 11246 | 代理人 | 朱琨 |
主权项 | 低电源电压下高效率电荷泵,其特征在于,它的结构如下:N1‑NK‑NN传输单元依次串联连接,其中,K为1‑N,电源电压(VDD)接N1传输单元中的第一电荷传输晶体管(21)漏极和第二电荷传输晶体管(22)漏极的公共节点,第一PMOS晶体管(201)的漏极分别连接第M‑1电容(CM‑1)和第二PMOS晶体管(202)的栅极,第二PMOS晶体管(202)的漏极分别连接第M电容(CM)和第一PMOS晶体管(201)的栅极,输出端(OUT)分别连接第一PMOS晶体管(201)的源极、第二PMOS晶体管(202)的源极和CP电容(203);K为奇数时,位于NK传输单元上方的电容均连接反相时钟信号(CLKB)和上电平位移电路(23),位于NK传输单元下方的电容均连接正相时钟信号(CLK)和下电平位移电路(24);K为偶数时,位于NK传输单元上方的电容均连接正相时钟信号(CLK)和上电平位移电路(23),位于位于NK传输单元下方的电容均连接反相时钟信号(CLKB)和下电平位移电路(24)。 | ||
地址 | 100084 北京市海淀区100084-82信箱 |