| 摘要 |
<p>본 발명은 반도체 소자의 커패시터 제조방법에 관한 것으로, 본 발명의 사상은 하부금속배선이 형성되는 영역과 MIM 커패시터가 형성되는 영역으로 구분 정의된 반도체 기판 상에 층간 절연막을 형성하는 단계, 상기 층간 절연막 상부에 포토레지스트 패턴을 형성한 후 이를 식각 마스크로 식각공정을 수행하여, 상기 하부금속배선이 형성되는 영역에는 제2 비아홀이 형성되고, 상기 MIM 커패시터가 형성되는 영역에는 MIM 커패시터가 형성될 영역이 정의되도록 하는 단계, 상기 형성된 결과물 전면에 확산 방지막, 하부전극, 절연층, 상부전극을 순차적으로 형성하고, 상기 층간 절연막이 노출될 때까지 평탄화 공정을 수행하여, 상기 하부금속배선이 형성되는 영역에 형성된 상기 비아홀에는 확산 방지막 및 텅스텐막이 잔존하여 비아가 형성되면서 동시에 상기 MIM 커패시터가 형성되는 영역에는 MIM 커패시터가 형성되는 단계 및 상기 비아 및 MIM 커패시터가 형성된 결과물 전면에 금속물질을 형성한 후 패터닝하여, 비아 상부 및 MIM 커패시터의 상부전극에 금속배선을 각각 형성하는 단계를 포함한다.</p> |
