| 发明名称 | 电子元器件及其制造方法 | ||
| 摘要 | 本发明的目的在于提供一种能够降低电阻值、并抑制发生边缘效应的电子元器件及其制造方法。层叠体(12)由多个绝缘体层(18a～18g)层叠而成。导体层(20a～20h)由线状导体构成，且构成内置于层叠体(12)的线圈(L1～L4)。多个导体层(20a～20h)隔着绝缘体层(18b)彼此相对，并流过大致相同相位的信号，多个导体层(20a～20h)形成具有z轴方向的厚度随着远离线宽方向的而逐渐减小的形状的区域(B)。 | ||
| 申请公布号 | CN102272868A | 申请公布日期 | 2011.12.07 |
| 申请号 | CN201080004352.4 | 申请日期 | 2010.01.13 |
| 申请人 | 株式会社村田制作所 | 发明人 | 松下洋介;谷口哲夫;寺本昌弘 |
| 分类号 | H01F27/00(2006.01)I;H01F17/00(2006.01)I;H01F41/04(2006.01)I;H03H7/01(2006.01)I | 主分类号 | H01F27/00(2006.01)I |
| 代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 张鑫 |
| 主权项 | 一种电子元器件，其特征在于，包括：层叠体，该层叠体由多个绝缘体层层叠形成；以及多个线圈导体，该线圈导体由线状导体构成，且构成内置于所述层叠体内的线圈，多个所述线圈导体隔着所述绝缘体层彼此相对，并流过大致相同相位的信号，多个所述线圈导体在与所述线状导体延伸方向正交的截面上，形成具有层叠方向的厚度随着远离线宽方向的中央而逐渐减小的形状的区域。 | ||
| 地址 | 日本京都府 | ||