一种提高IO速度的电路

摘要

本发明提出了一种能提高IO速度的电路结构，即开漏结构外加“0—1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的结构，包括三态双向开漏IO PAD、生成三态门使能信号(ENO)的一组逻辑门电路。这种电路结构能够使IO输出数据发生“0-1”电平转换时，输出一个周期的强驱动高电平，也即缩短了电平的上升时间，有效地提高了7816串口的通信速度。

主权项

一种提高IO速度的电路，其特征在于：开漏结构外加“0‑1”电平转换时一个时钟周期的加速转换脉冲，并带上拉电阻与三态传输门的电路结构；此电路结构包括三态双向开漏IO PAD、生成三态门使能信号ENO的一组逻辑门电路；其中所述生成三态门使能信号ENO的一组逻辑门电路的串口输出数据用串口工作时钟经D触发器先锁一拍生成数据信号，此数据信号与原串口输出数据经过与门生成串口输出数据的使能信号，此数据使能信号经过一个非门后得到三态门的使能端ENO信号。