有效补偿电路的时间歪斜的电路架构

摘要

本发明是有关于一种有效补偿电路的时间歪斜的电路架构，其结构包括：一待补偿电路、两个待补偿电路的复制电路及一时间歪斜检测及补偿产生电路，主要将同步的逻辑讯号0及1的差动讯号分别输入于两复制电路，接着，时间歪斜检测及补偿产生电路检测两复制电路输出的第一检测讯号及第二检测讯号间的时间歪斜，致使产生一补偿讯号至待补偿电路，以缩小或消除待补偿电路在逻辑讯号0与1间所存在的时间歪斜。

主权项

一种有效补偿电路的时间歪斜的电路架构，其特征在于，其结构包括：一待补偿电路，接收一输入讯号及一补偿讯号，以输出一输出讯号；一第一复制电路，其为该待补偿电路的复制电路，接收一第一逻辑讯号及该补偿讯号，以输出一第一检测讯号；一第二复制电路，其为该待补偿电路的复制电路，用以接收一第二逻辑讯号及该补偿讯号，以输出一第二检测讯号，并且该第一逻辑讯号及该第二逻辑讯号是为同步的差动讯号；及一时间歪斜检测及补偿产生电路，连接该待补偿电路、该第一复制电路及该第二复制电路，接收该第一检测讯号及该第二检测讯号，检测该第一检测讯号及该第二检测讯号间的时间歪斜，产生该补偿讯号以补偿该待补偿电路。