发明名称 半导体存储装置
摘要 半导体存储装置,具备:具有栅极、源极和漏极,借助于在上述源极和上述漏极之间流动的电流写入数据的多个存储单元;连接到上述存储单元的栅极上的多条字线;连接到上述存储单元的漏极上的多条位线;通过上述位线检测上述存储单元的数据,通过上述位线向上述存储单元写入数据,并锁存所读出的数据或应当写入的数据的多个读出放大器;从上述读出放大器连接或切断上述位线的多个传输门电路,在向连接到上述字线中被激活的字线的多个上述存储单元连续地写入数据的串行存取的期间内,在与该多个存储单元对应的多个上述读出放大器锁存了数据之后,上述多个传输门电路把该多个读出放大器与该多个读出放大器所对应的多条位线连接起来。
申请公布号 CN101136241B 申请公布日期 2011.12.07
申请号 CN200710147753.5 申请日期 2007.08.28
申请人 株式会社东芝 发明人 大泽隆
分类号 G11C11/34(2006.01)I;G11C7/22(2006.01)I;G11C7/06(2006.01)I 主分类号 G11C11/34(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 李峥;杨晓光
主权项 一种半导体存储装置,具备:具有栅极、源极和漏极,借助于在上述源极和上述漏极之间流动的电流来写入数据的多个存储单元;连接到上述存储单元的栅极上的多条字线;连接到上述存储单元的漏极上的多条位线;通过上述位线检测上述存储单元的数据,通过上述位线向上述存储单元写入数据,并锁存所读出的数据或应当写入的数据的多个读出放大器;以及从上述读出放大器连接或切断上述位线的多个传输门电路,其中,在向连接到上述字线中被激活的字线的多个上述存储单元连续地写入数据的串行存取的期间内,上述多个传输门电路将上述读出放大器和上述位线切断直到在串行存取中要选择的所有上述读出放大器锁存了上述数据,并在选择的所有上述读出放大器锁存了上述数据之后,上述多个传输门电路将选择的上述读出放大器和上述位线连接起来。
地址 日本东京都