具有共享位线感测放大器的半导体存储装置及驱动方法

摘要

本发明揭示一种半导体存储装置，其含有对于数据存取所需的核心区域的减小数目的信号线。该半导体存储装置包括：感测放大器，其用于选择性感测及放大在排列于第一单元阵列处的第一对位线及排列于第二单元阵列处的第二对位线上的数据信号；区块选择控制单元，其用于基于数据存取的地址输入而产生第一选择控制信号及第二选择控制信号；及控制单元，其用于控制该第一对位线及该第二对位线的电压电平的均衡，且响应于该第一选择控制信号及该第二选择控制信号，而判定该感测放大器是否连接至该第一对位线或连接至该第二对位线。

主权项

一种半导体存储装置，其包含：感测放大器，其用于选择性感测及放大在排列于第一单元阵列处的第一对位线及排列于第二单元阵列处的第二对位线上的数据信号；区块选择控制单元，其用于基于数据存取的地址输入而产生第一选择控制信号及第二选择控制信号；及控制单元，其用于控制该第一对位线及该第二对位线的电压电平的均衡，且响应于该第一选择控制信号及该第二选择控制信号，而判定该感测放大器是否连接至该第一对位线或连接至该第二对位线。