视频处理芯片数据流控制及帧缓存装置

摘要

本发明提供了一种视频处理芯片数据流控制及帧缓存装置，它包括接收并缓存外部数据流的输入缓冲池；实现处理后的数据流输出的输出缓冲池；对数据流的输入、输出进行实时控制和对帧缓存器进行读写控制，以及对数据流的视频帧率进行转换的控制模块。输入缓冲池片内连接OSD控制模块和视频输入处理模块，输出缓冲池片内连接视频输出处理模块，控制模块片外连接帧缓存器。输入缓冲池和输出缓冲池均含有多个FIFO结构异步缓冲器，控制模块包括仲裁模块、地址管理模块和显存控制器，仲裁模块由有限状态转换机组成，它采用直接跳转策略和优先级动态调整策略实现对各路数据流的输入输出的实时控制，显存控制器采用突发传输方式，帧缓存器采用SDRAM或DDR SDRAM存储器。

主权项

一种视频处理芯片数据流控制及帧缓存装置，其特征在于，它包括：实现接收并缓存外部数据流的输入缓冲池；实现处理后的数据流输出的输出缓冲池；实现对数据流的输入、输出进行实时控制和对帧缓存器进行读写控制，以及实现对数据流的视频帧率进行转换的控制模块，所述输入缓冲池片内连接OSD控制模块和视频输入处理模块，所述输出缓冲池片内连接视频输出处理模块，所述控制模块片外连接帧缓存器。