发明名称 半导体装置的制造方法
摘要 本发明涉及一种半导体装置的制造方法,其目的在于,降低被加工膜的加工性状的恶化及图案的皲裂,忠实于设计,且也可以适用于双嵌入式工序等。包括:通过在被加工膜(2)上进行膜的涂敷、加热硬化,形成至少由一个以上的膜构成的加工用掩模层(下层有机膜3及中间层5),并对加工用掩模层中的至少一个膜进行硬化处理的加工用掩模层形成工序;在加工用掩模层上涂敷曝光用抗蚀膜,进行曝光显影,由此形成抗蚀图(6),以该抗蚀图(6)为掩模蚀刻加工用掩模层的加工用掩模层蚀刻工序;以加工用掩模层蚀刻工序中形成的加工用掩模层的图案为掩模蚀刻被加工膜(2)的被加工膜蚀刻工序。
申请公布号 CN102263058A 申请公布日期 2011.11.30
申请号 CN201110040222.2 申请日期 2007.06.12
申请人 瑞萨电子株式会社 发明人 石桥健夫;米仓和贤;田所昌洋;吉川和范;小野良治
分类号 H01L21/768(2006.01)I;H01L21/311(2006.01)I;H01L21/3105(2006.01)I;H01L21/033(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 周海燕
主权项 一种半导体装置的制造方法,在半导体基板上形成双嵌入式结构,其特征在于,包括:在形成于下层布线上的层间绝缘膜上开设通孔的开口工序;在所述层间绝缘膜上涂敷下层有机膜,并在所述通孔内埋入所述下层有机膜的下层有机膜形成工序;在所述下层有机膜上形成含有硅氧化物的中间层的中间层形成工序;在所述中间层上形成槽的抗蚀图,以该所述抗蚀图为掩模蚀刻所述中间层的中间层蚀刻工序;以所述中间层蚀刻工序中形成的所述中间层的图案为掩模蚀刻所述下层有机膜的下层有机膜蚀刻工序;以所述下层有机膜蚀刻工序中形成的所述下层有机膜的图案为掩模蚀刻所述层间绝缘膜,形成不会到达所述通孔底部的深度的所述槽的槽形成工序;除去存在于所述下层布线上的所述通孔中的膜,将布线材料埋入所述通孔及所述槽内的布线形成工序;对所述下层有机膜及所述中间层中至少之一实施硬化处理,所述硬化处理在所述中间层蚀刻工序之前实施。
地址 日本神奈川