半导体存储装置的数据输入电路

摘要

本发明提供一种输入电路，其可对于增加位数目的预提取数据最小化数据预提取操作所需的电路面积。控制信号产生单元响应于时钟信号和数据选通信号而产生多个控制信号，其中以同步于所述数据选通信号的方式来输入外部数据。同步单元通过执行数据对准操作至少三次来将输入数据对准为N位并行数据，N是大于1的正整数。

主权项

一种用于半导体存储装置中的N位预提取的输入电路，所述输入电路包括：控制信号产生单元，用于响应于外部时钟信号和数据选通信号而产生多个控制信号，其中以同步于所述数据选通信号的方式来输入外部数据；以及同步单元，用于通过执行数据对准操作至少三次，来将所输入的外部数据对准为N位并行数据，N是大于1的正整数，其中所述同步单元包括：第一同步单元，用于响应于第一控制信号和第二控制信号而将所输入的外部数据对准为第一经对准的数据；第二同步单元，用于响应于第三控制信号而将所述第一同步单元的输出对准为第二经对准的数据；以及第三同步单元，用于响应于第四控制信号而将所述第一同步单元和所述第二同步单元的输出对准为所述N位并行数据。