发明名称 |
在绝缘层上覆硅基板中的掺杂区域 |
摘要 |
在一说明实施例中,一种方法包括:提供由有源层、埋藏绝缘层、和原基板所构成的SOI基板;在该有源层下方的原基板中形成掺杂质区域;在该掺杂质区域上方的区域中,于该SOI基板上方形成数个晶体管;以及施加电压至该掺杂质区域,以改变该数个晶体管中至少其中之一的临界电压。在另一说明实施例中,该方法包括:提供由至少一集成电路产品所构成的消费性产品,该集成电路产品则由数个设于SOI基板的有源层中的晶体管所构成,该SOI基板的有源层位于设在该SOI基板的原基板中的掺杂质区域上方,该掺杂质区域设于该有源层下方;感应该集成电路产品的活动量;以及施加某一强度和极性的电压至该掺杂质区域,该外加电压的强度和极性取决于该感应到的集成电路产品的活动量。 |
申请公布号 |
CN1659710B |
申请公布日期 |
2011.11.30 |
申请号 |
CN03813552.3 |
申请日期 |
2003.05.28 |
申请人 |
格罗方德半导体公司 |
发明人 |
D·J·维斯特斯;A·C·魏;M·B·福塞利尔 |
分类号 |
H01L27/12(2006.01)I;H01L21/84(2006.01)I |
主分类号 |
H01L27/12(2006.01)I |
代理机构 |
北京戈程知识产权代理有限公司 11314 |
代理人 |
程伟 |
主权项 |
一种用于制造集成电路装置的方法,包括:提供SOI基板(30),该SOI基板(30)系由有源层(30C)、埋藏绝缘层(30B)、和原基板(30A)所构成;在该有源层(30C)下方的原基板(30A)中形成掺杂质区域(34);在该掺杂质区域(34)上方的区域中,于该SOI基板(30)上方形成数个晶体管(32);形成通过该SOI基板(30)至该掺杂质区域(34)的接点(35);以及施加电压至该掺杂质区域(34),以改变该数个晶体管(32)中至少其中之一的临界电压。 |
地址 |
英属开曼群岛大开曼岛 |