发明名称 Dual mode latch flip-flop circuit, semiconductor circuit comprising the same and method for enhancing timing yield of the semiconductor circuit
摘要
申请公布号 KR101086904(B1) 申请公布日期 2011.11.24
申请号 KR20090118588 申请日期 2009.12.02
申请人 发明人
分类号 H03K3/037 主分类号 H03K3/037
代理机构 代理人
主权项
地址