发明名称 |
半导体器件和制造半导体器件的方法 |
摘要 |
一种半导体器件和制造半导体器件的方法,该半导体器件具有:衬底;多层互连,其形成在衬底上,并且具有多个互连层,其中每一个互连层通过堆叠在其中的互连和绝缘层构成;存储器电路,在平面图中其形成于衬底上的存储器电路区域中,并且具有外围电路和在多层互连中嵌入的至少一个电容器元件;以及,逻辑电路,其形成于在衬底上的逻辑电路区域中,其中,电容器元件由下电极、电容器绝缘膜、上电极、嵌入电极和上互连构成;上互连的上表面和在与上互连相同的互连层中形成的构成逻辑电路的互连的顶表面被对齐到相同的平面。 |
申请公布号 |
CN102254916A |
申请公布日期 |
2011.11.23 |
申请号 |
CN201110135436.8 |
申请日期 |
2011.05.19 |
申请人 |
瑞萨电子株式会社 |
发明人 |
肱冈健一郎;久米一平;井上尚也;白井浩树;川原润;林喜宏 |
分类号 |
H01L27/108(2006.01)I;H01L23/485(2006.01)I;H01L21/8242(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L27/108(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
孙志湧;穆德骏 |
主权项 |
一种半导体器件,包括:衬底;多层互连,所述多层互连形成在所述衬底上,并且具有堆叠在其中的多个互连层,多个互连层中的每一个互连层由互连和绝缘层构成;存储器电路,在平面图中,所述存储器电路形成在所述衬底上的存储器电路区域中,并且具有在所述多层互连中嵌入的至少一个电容器元件和外围电路;以及逻辑电路,所述逻辑电路形成在所述衬底上的逻辑电路区域中,其中所述逻辑电路区域是在平面图中与所述存储器电路区域不同的区域,所述电容器元件由下电极、电容器绝缘膜、上电极、嵌入电极和上互连构成,所述上互连和所述嵌入电极以集成的方式由相同的材料构成,构成所述逻辑电路的所述互连的至少一层被提供在所述上互连和所述下电极之间,并且所述上互连的顶表面和在与所述上互连相同的互连层中形成的构成所述逻辑电路的所述互连的顶表面被对齐到相同的平面。 |
地址 |
日本神奈川县 |