具有主存储单元和需要预设操作的辅存储单元的半导体设备

摘要

一种用于将输入数据传输到非易失性存储器设备的半导体设备。该半导体设备包括包含多个数据单元的虚拟页面缓冲器；包括对应的多个数据单元的屏蔽缓冲器；控制逻辑电路，用于(i)当接收到触发时将每个屏蔽缓冲器数据单元设置为第一逻辑状态；(ii)将输入数据写入所选虚拟页面缓冲器数据单元；和(iii)将与所选虚拟页面缓冲器数据单元相对应的那些屏蔽缓冲器数据单元设置为不同逻辑状态；屏蔽逻辑电路，配置为通过对于每个虚拟页面缓冲器数据单元将从该虚拟页面缓冲器数据单元读取的数据和对应屏蔽缓冲器数据单元的逻辑状态组合在一起来产生屏蔽的输出数据；和输出接口，配置为向该非易失性存储器设备释放该屏蔽的输出数据。

主权项

一种用于将输入数据传输到非易失性存储器设备的半导体设备，该半导体设备包括：包括多个数据单元的虚拟页面缓冲器；包括多个数据单元的屏蔽缓冲器，该屏蔽缓冲器的每个数据单元对应于该虚拟页面缓冲器的相应一个数据单元；控制逻辑电路，用于(i)当接收到触发时将该屏蔽缓冲器的每个数据单元设置为第一逻辑状态，(ii)将输入数据写入该虚拟页面缓冲器的所选数据单元，和(iii)将与该虚拟页面缓冲器的该所选数据单元相对应的该屏蔽缓冲器的那些数据单元设置为与该第一逻辑状态不同的第二逻辑状态；屏蔽逻辑电路，配置为通过对于该虚拟页面缓冲器的每个数据单元组合从该虚拟页面缓冲器的每个数据单元读取的数据和该屏蔽缓冲器的对应一个数据单元的逻辑状态，来提供屏蔽的输出数据；和输出接口，配置为向该非易失性存储器设备释放该屏蔽的输出数据。