| 发明名称 | 一种物理层芯片的验证板 | ||
| 摘要 | 一种物理层芯片的验证板，包括：第一、第二现场可编程门阵列FPGA芯片，用于存放待验证芯片的配置位流文件的第一、第二只读存储器，用于控制上电时序的第一、第二复杂可编程逻辑器件CPLD；用于提供待验证芯片逻辑的差分参考时钟的第一时钟芯片，与所述第一、第二FPGA芯片相连；用于提供待验证芯片链路层接口的参考时钟的第二时钟芯片，与所述第一、第二FPGA芯片相连；所述第一/第二CPLD通过所述第一/第二只读存储器与所述第一/第二FPGA芯片相连。本实用新型能采用FPGA实现高端服务器产品研制阶段传输链路物理层芯片的验证。 | ||
| 申请公布号 | CN202049479U | 申请公布日期 | 2011.11.23 |
| 申请号 | CN201120063397.0 | 申请日期 | 2011.03.11 |
| 申请人 | 浪潮（北京）电子信息产业有限公司 | 发明人 | 李仁刚 |
| 分类号 | G06F11/267(2006.01)I | 主分类号 | G06F11/267(2006.01)I |
| 代理机构 | 北京安信方达知识产权代理有限公司 11262 | 代理人 | 栗若木;王漪 |
| 主权项 | 一种物理层芯片的验证板，其特征在于，包括：第一、第二现场可编程门阵列FPGA芯片，用于存放待验证芯片的配置位流文件的第一、第二只读存储器，用于控制上电时序的第一、第二复杂可编程逻辑器件CPLD；用于提供待验证芯片逻辑的差分参考时钟的第一时钟芯片，与所述第一、第二FPGA芯片相连；用于提供待验证芯片链路层接口的参考时钟的第二时钟芯片，与所述第一、第二FPGA芯片相连；所述第一/第二CPLD通过所述第一/第二只读存储器与所述第一/第二FPGA芯片相连。 | ||
| 地址 | 100085 北京市海淀区上地信息路2号2-1号C栋1层 | ||