| 摘要 |
Eine Schaltung 1, umfasset: einen FPGA 2, welcher eine FLL-Schaltung 5 aufweist; einen Referenztaktgeber 4 einer ersten Frequenz oder einen Referenztakteingang zum Empfang eines Referenztakts ersten Frequenz; einen programmierbaren Oszillator 3, welcher ein Taktsignal für den FPGA 2 ausgibt, wobei die FLL-Schaltung 5 dazu ausgelegt ist, eine erste Zahl von Taktsignalen des programmierbaren Oszillators 4 während einer zweiten Zahl von Perioden des Referenztakts zu erfassen, wobei die erste Zahl größer ist als die zweite Zahl, und ein Rückkopplungssignal auszugeben, um das Verhältnis zwischen der ersten Zahl und der zweiten Zahl zu steuern, indem das Rückkopplungssignal auf die Frequenz des programmierbaren Oszillators einwirkt. |
