| 发明名称 | 多处理器数据处理系统中的错误检测 | ||
| 摘要 | 提供了一种系统和方法。系统包括第一和第二处理器(12、14)和交叉信号通知接口(22)。第二处理器(14)以与所述第一处理器(12)锁定同步的方式执行指令。交叉信号通知接口(22)耦合在所述第一和第二处理器之间，用于向所述第二处理器(12)发送信号通知所述第一处理器(12)的非预期改变的状态和所述第一处理器(12)中的非预期改变的状态的位置，以便使得所述第二处理器(14)以与所述第一处理器(12)锁定同步的方式模拟所述非预期改变的状态。方法包括：在第一处理器(12)中执行指令；以与所述第一处理器(12)锁定同步的方式在第二处理器(14)中执行所述指令；检测所述第一处理器(12)中的错误状况；将关于所述错误状况的信息传输至所述第二处理器(14)；处理所述第一处理器(12)中的错误状况；以及使得所述第一和第二处理器以锁定同步的方式模拟所述错误状况。 | ||
| 申请公布号 | CN102246155A | 申请公布日期 | 2011.11.16 |
| 申请号 | CN200980149473.5 | 申请日期 | 2009.11.25 |
| 申请人 | 飞思卡尔半导体公司 | 发明人 | W·C·莫耶;M·J·罗奇福特;D·M·桑托 |
| 分类号 | G06F15/163(2006.01)I;G06F9/46(2006.01)I;G06F9/30(2006.01)I;G06F11/00(2006.01)I | 主分类号 | G06F15/163(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 金晓 |
| 主权项 | 一种系统，包括：用于执行指令的第一处理器；用于以与所述第一处理器锁定同步的方式执行所述指令的第二处理器；以及交叉信号通知接口，耦合在所述第一和第二处理器之间，用于向所述第二处理器发送信号通知所述第一处理器的非预期改变的状态和所述第一处理器中的非预期改变的状态的位置，以便使得所述第二处理器以与所述第一处理器锁定同步的方式模拟所述非预期改变的状态。 | ||
| 地址 | 美国得克萨斯 | ||