| 发明名称 | 一种调节SOI-NMOS器件背栅阈值电压的方法 | ||
| 摘要 | 本发明涉及一种调节SOI-NMOS器件背栅阈值电压的方法。所述方法包括提高背栅阈值电压和降低背栅阈值电压；提高背栅阈值电压具体包括：将SOI-NMOS器件的栅极、漏极、源极均接地电位，将SOI-NMOS器件的背栅极接绝对值大于80V的正直流电压，并持续10秒以上的时间；降低背栅阈值电压具体包括：将SOI-NMOS器件的栅极、漏极、源极均接地电位，将SOI-NMOS器件的背栅极接绝对值大于80V的负直流电压，并持续10秒以上的时间。本发明调节了SOI-NMOS器件的背栅沟道开启的阈值电压，能够实现SOI-NMOS器件背栅阈值电压的增加和关态漏电流的减小。 | ||
| 申请公布号 | CN102244008A | 申请公布日期 | 2011.11.16 |
| 申请号 | CN201110209296.4 | 申请日期 | 2011.07.25 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 梅博;毕津顺;韩郑生 |
| 分类号 | H01L21/336(2006.01)I;H01L21/66(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京市德权律师事务所 11302 | 代理人 | 王建国 |
| 主权项 | 一种调节SOI‑NMOS器件背栅阈值电压的方法，其特征在于，包括提高背栅阈值电压和降低背栅阈值电压；所述提高背栅阈值电压具体包括：将SOI‑NMOS器件的栅极、漏极、源极均接地电位，将SOI‑NMOS器件的背栅极接绝对值大于80V的正直流电压，并持续10秒以上的时间；所述降低背栅阈值电压具体包括：将SOI‑NMOS器件的栅极、漏极、源极均接地电位，将SOI‑NMOS器件的背栅极接绝对值大于80V的负直流电压，并持续10秒以上的时间。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号中科院微电子所 | ||