非易失性半导体存储器

摘要

当不同的字线被顺次访问时，字译码器为了并行执行访问操作而使字线的激活期间的一部分相互重叠。即，非易失性半导体存储器可进行并行执行访问操作的管线处理。与非易失性存储单元的漏极以及源极连接的位线以及源极线的组合均不相同。因此，即使在为了并行执行多个读出操作而激活多条字线时，也可使存储单元电流只在所述非易失性存储单元的漏极-源极间流动。从而，在具有并行执行多个读出操作的管线功能的非易失性半导体存储器中，可执行顺次访问任意非易失性存储单元的随机访问。

主权项

一种非易失性半导体存储器，其特征在于，包括：被配置成矩阵状的多个非易失性存储单元；与所述非易失性存储单元的栅极连接的多条字线；与所述非易失性存储单元的漏极连接的多条位线；与所述非易失性存储单元的源极连接的多条源极线；字译码器，根据地址信号来激活所述字线，并且在不同的字线被顺次访问时，为了并行执行访问操作而使字线的激活期间的一部分相互重叠；以及串联连接所述非易失性存储单元而构成并在所述字线的布线方向上排列的多个单元组；其中，与所述非易失性存储单元的漏极以及源极连接的位线以及源极线的组合均不相同，并且在每一个作为彼此相邻的一对所述单元组的单元组对中，一对位线相互交叉地被布线成“之”字形。