发明名称 |
用于可编程逻辑器件集成电路的带有提高的供电电平的易失性存储器单元 |
摘要 |
提供具有易失性存储器单元的集成电路。这些存储器单元产生输出信号。这些集成电路可能是含有可编程核心逻辑的可编程逻辑器件集成电路,该可编程核心逻辑包含带有栅极的晶体管。使用核心逻辑供电电平为核心逻辑供电,该核心逻辑供电电平由核心逻辑正供电电压和核心逻辑接地供电电压限定。当装载了配置数据时,这些存储器单元产生输出信号,这些输出信号被施加于核心逻辑中的晶体管的栅极以定制该可编程逻辑器件。使用存储器单元供电电平为存储器单元供电,该存储器单元供电电平由存储器单元正供电电压和存储器单元接地供电电压限定。该存储器单元供电电平相对于该核心逻辑供电电平被提高。 |
申请公布号 |
CN101356584B |
申请公布日期 |
2011.11.16 |
申请号 |
CN200680050820.5 |
申请日期 |
2006.11.10 |
申请人 |
阿尔特拉公司 |
发明人 |
刘令时;M·T·陈;T·D·杜 |
分类号 |
G11C5/14(2006.01)I;G11C7/00(2006.01)I;G11C7/10(2006.01)I;G11C11/00(2006.01)I;H01L25/00(2006.01)I;H03K19/177(2006.01)I |
主分类号 |
G11C5/14(2006.01)I |
代理机构 |
北京纪凯知识产权代理有限公司 11245 |
代理人 |
赵蓉民 |
主权项 |
一种集成电路,其包括:可编程电路,所述可编程电路包含断电晶体管和以第一电平供电的多个电路;以及以第二电平供电的存储器单元,该第二电平比所述第一电平高,其中所述存储器单元存储数据并且提供相应的输出信号,这些输出信号被施加于所述断电晶体管的各自栅极,其中所述断电晶体管中的至少一些被选择性地断开以使所述电路中的一些断电。 |
地址 |
美国加利福尼亚 |