| 摘要 |
<p>반도체 메모리 장치는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이와, 선택된 페이지의 메모리 셀들에 프로그램 전압, 서브 검증 전압 또는 목표 검증 전압을 공급하도록 구성된 전압 공급 회로와, 선택된 메모리 셀들의 문턱전압들을 서브 검증 전압과 비교하여 센싱된 제1 데이터 및 목표 검증 전압과 비교하여 센싱된 제2 데이터를 래치하도록 구성된 페이지 버퍼들과, 제1 데이터를 이용하여, 메모리 셀들의 문턱전압들이 서브 검증 전압보다 모두 높은 경우에 생성되는 서브 패스 신호를 출력하도록 구성된 서브 패스 체크 회로와, 제2 데이터를 이용하여, 메모리 셀들의 문턱전압들이 목표 검증 전압보다 모두 높은 경우에 생성되는 메인 패스 신호를 출력하도록 구성된 메인 패스 체크 회로, 및 서브 패스 신호 및 메인 패스 신호에 응답하여, 서브 검증 전압 및 목표 검증 전압의 공급 여부를 제어하기 위한 제어 회로를 포함한다.</p> |
