发明名称 |
半导体装置及其制造方法 |
摘要 |
本发明提供一种半导体装置及其制造方法。在以往的半导体装置、例如在具有补偿栅构造的MOS晶体管中,具有器件尺寸难以缩小的问题。本发明的半导体装置、例如在具有补偿栅构造的P沟道型MOS晶体管(1)中,在N型外延层(3)上、在源极区域与漏极区域之间形成有LOCOS氧化膜(20、21)。栅极电极(14、15)配置在LOCOS氧化膜(20、21)上。并且,作为漏极区域的P型扩散层(6、7)以及作为源极区域的P型扩散层(12、13)相对于栅极电极(14、15)位置精度良好地形成。通过该结构,能够缩小MOS晶体管(1)的器件尺寸。 |
申请公布号 |
CN101097961B |
申请公布日期 |
2011.11.09 |
申请号 |
CN200710126349.X |
申请日期 |
2007.06.29 |
申请人 |
三洋电机株式会社 |
发明人 |
神田良;高桥严;佐藤喜规 |
分类号 |
H01L29/78(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
陶凤波 |
主权项 |
一种半导体装置,具有半导体层,形成在所述半导体层上的漏极区域、源极区域及反向栅区域,形成在所述半导体层上面的栅极氧化膜以及形成在所述栅极氧化膜上的栅极电极,其特征在于,所述栅极电极由多晶硅膜和钨硅膜形成,所述钨硅膜的膜厚比所述多晶硅膜的膜厚厚;所述漏极区域把形成为环状的所述源极区域夹在中间的方式配置在所述源极区域的两侧,在所述栅极电极形成区域的下方,所述漏极区域的一侧与所述源极区域的间距和所述漏极区域的另一侧与所述源极区域的间距相等。 |
地址 |
日本大阪府 |