一种基于IP Core技术的波形显示控制处理器

摘要

本发明请求保护一种基于IP Core技术的波形显示控制处理核，属于医学电子领域。本发明设计的基于IP Core技术的波形显示控制处理核，各模块采用硬件描述语言编程基于FPGA实现。总控制模块计算波形数据抽样参数，设置FIFO堆栈长度，确定显示方式，向数据波形驱动显示模块发送波形显示方式命令，控制FIFO堆栈及其控制模块对待显示波形数据依次进行抽样存储，对待显示数据进行统计分析，确定显示波形的当前绘点坐标，根据波形显示方式命令和显示波形的当前绘点坐标驱动LCD进行波形显示。本发明适用于波形显示控制。

主权项

一种基于知识产权内核IP Core技术的波形显示控制器，其特征在于，包括：总控制处理模块、数据统计分析模块、FIFO堆栈及其控制模块、数据波形驱动显示模块，总控制处理模块通过LCD类型选择控制接口接收LCD显示器波形显示区的宽度象素个数Wn和高度象素个数Hn、显示区左上角上面的象素个数LTn和左面的象素个数LLn、欲显示波形的周期个数Tn以及波形数据采样率F，调用公式：“Sn＝F÷(Wn÷Tn)”并取整数计算抽样参数Sn，并将Hn传输给数据统计分析模块，将Wn、LTn和LLn传输给数据波形驱动显示模块，接收显示方式指令数据，并将其发送给数据波形驱动显示模块；FIFO堆栈及其控制模块根据抽样参数，按先进先出的原则对从波形数据输入接口接收的待显示波形数据依次进行抽样存储；数据统计分析模块对FIFO堆栈及其控制模块存储器中的待显示波形数据进行统计分析，根据待显示的波形数据以及Hn计算乘积参数；数据波形显示模块确定显示波形的当前绘点坐标，根据乘积参数调整显示范围，根据显示方式指令数据和显示波形的当前绘点坐标驱动显示器。