| 发明名称 | 多级互连结构及其制造方法 | ||
| 摘要 | 本发明涉及用于形成用于半导体器件的多级互连结构的方法，其中，用于半导体器件的多级互连结构包括设置有漏斗形连接通孔的金属间介电层。根据本发明的方法允许为呈现亚微米间距的系统制造漏斗形连接通孔。本发明的多级互连结构的架构，提供设置有低阻抗连接通孔的可靠设备。 | ||
| 申请公布号 | CN102237303A | 申请公布日期 | 2011.11.09 |
| 申请号 | CN201110107568.X | 申请日期 | 2011.04.27 |
| 申请人 | 意法半导体股份有限公司 | 发明人 | 安东尼奥·迪·佛朗哥;西尔维奥·克里斯托法洛;马科·博尼法西奥 |
| 分类号 | H01L21/768(2006.01)I;H01L23/522(2006.01)I;H01L23/528(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 北京市德恒律师事务所 11306 | 代理人 | 陆鑫;高雪琴 |
| 主权项 | 一种用于制造用于半导体器件的多级互连结构的方法，包括以下步骤：提供适于使第一导电层(320；420；520)与第二导电层(340；440；540)分离的中间介电层(330；430；530)，包括：通过高密度等离子体沉积来沉积第一介电层(331；431；531)；打开通过所述金属间介电层(330；430；530)的至少一个漏斗形连接通孔(351；451；551)，其中，所述漏斗形连接通孔(351；451；551)的上部宽部分被完全打开而通过单一种类的介电材料。 | ||
| 地址 | 意大利米兰 | ||