发明名称 一种低压差线性稳压器
摘要 本实用新型公开了一种低压差线性稳压器。针对现有低压差线性稳压器结构复杂的问题,本实用新型的LDO包括误差放大器、反馈采样网络、偏置电路和摆率增强电路,其特征在于,摆率增强电路的一部分包含于误差放大器之中,误差放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管、第四NMOS管;其中第一NMOS管和第二NMOS管又作为摆率增强电路的组成部分,摆率增强电路还包括第一电容和第二电容。本实用新型的稳压器通过两个NMOS管和两个电容构成了摆率增强电路,不需要过多额外的辅助电路,结构简单、功耗较低,在不降低性能前提下,可以将其应用于低压下,具有极快的瞬态响应。
申请公布号 CN202033682U 申请公布日期 2011.11.09
申请号 CN201120147217.7 申请日期 2011.05.11
申请人 电子科技大学 发明人 周泽坤;胡志明;王会影;石跃;明鑫;张波
分类号 G05F1/56(2006.01)I 主分类号 G05F1/56(2006.01)I
代理机构 电子科技大学专利中心 51203 代理人 周永宏
主权项 一种低压差线性稳压器,包括误差放大器、反馈采样网络、偏置电路和摆率增强电路,其特征在于,摆率增强电路的一部分包含于误差放大器之中,误差放大器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管和第三NMOS管、第四NMOS管;其中第一NMOS管和第二NMOS管又作为摆率增强电路的组成部分,摆率增强电路还包括第一电容和第二电容;反馈采样网络包括第三PMOS管、第一电阻、第二电阻和第三电阻;具体连接关系如下:第一PMOS管、第二PMOS管和第三PMOS管的源极分别与外部的电源电压相连接,第一PMOS管的栅漏短接,并与第二PMOS管的栅极、第一NMOS管的漏极相连;第二PMOS管的漏极与第二NMOS管的漏极相连,第一NMOS管的栅极与第三NMOS管的栅极相连,第二NMOS管的栅极与第四NMOS管的栅极相连,第一NMOS管的源极与第三NMOS管的漏极相连,第二NMOS管的源极与第四NMOS管的漏极相连并作为所述低压差线性稳压器的输入端,第三NMOS管和第四NMOS管的源极与偏置电路相连,第二NMOS管的源极与第一电容的一端相连,第一电容的另一端与第二电容的一端相连,并作为所述低压差线性稳压器的输出端,第二电容的另一端与偏置电路的输入端相连;第三PMOS管的栅极与第二PMOS管的漏极相连,第一、第二、第三电阻顺次连接于第三PMOS管的漏极与地之间;第二和第三电阻的连接点与第三NMOS管的栅极相连。
地址 611731 四川省成都市高新区(西区)西源大道2006号