| 摘要 |
<p>본 발명은 연속적으로 발생되는 리세트신호에 의해, 중앙처리장치의 내부에 구비되어 있는 PLL(Phase Locked Loop)이 정상적으로 완료되지 못하여 중앙처리장치가 정지되는 것을 방지하는 중앙처리장치의 PLL 동작을 보장하는 회로에 관한 것으로서 리세트신호 발생부가 리세트신호를 발생할 경우에 중앙처리장치가 PLL의 동작을 정지시킴과 아울러 설정된 시간동안 시스템 리세트신호를 발생하고, 리세트신호 발생부가 리세트를 해제할 경우에 중앙처리장치가 PLL을 동작시키고, 시스템 리세트신호를 해제함과 아울러 PLL이 정상으로 클럭신호를 발생할 때까지 소요되는 설정시간동안 리세트 차단신호를 발생하며, 발생한 리세트 차단신호와 리세트신호 발생부가 발생하는 리세트신호를 이용하여 리세트 출력소자가, PLL이 정상으로 안정하게 클럭신호를 발생할 때까지 소요되는 시간동안 중앙처리장치가 다시 리세트되지 않도록 차단한다.</p> |
