| 摘要 |
<p>본 발명은 금속전극 커패시터 제조방법에 관한 것으로, 제1산화막에 트렌치를 형성하고, 금속의 증착 및 평탄화 공정을 통하여 그 트렌치 내에 제1금속전극을 형성하는 단계와; 상기 제1금속전극과 제1산화막 상에 유전층을 증착하는 단계와; 상기 유전층의 상부전면에 제2산화막을 증착하고, 상기 제1금속전극의 중앙 상부에 해당하는 제2산화막에 트렌치를 형성하여 그 하부의 유전층을 노출시킨 후, 금속의 증착 및 평탄화 공정을 통해 제2산화막의 트렌치에 위치하는 제2금속전극을 형성하는 단계로 구성된다. 이와 같은 구성에 의하여 본 발명은 금속전극 커패시터의 두 전극을 트렌치의 형성과 금속의 증착 및 평탄화공정을 통해 제조함으로써, 금속전극의 형성시 발생되는 부산물이 다른 금속전극의 형성시 영향을 주지 않도록 하여 금속전극간에 브리지가 발생하는 것을 방지하여, 소자의 신뢰성을 향상시킴과 아울러 수율을 향상시키는 효과가 있다.</p> |
