| 摘要 |
<p>본 발명은 보다 상세하게는 콘택 영역 확보를 위한 포토레지스트 패턴에 기인한 콘트롤 게이트 폴리 피크 현상을 방지하기 위한 EEPROM 셀 및 그 제조 방법에 관한 것으로, 실리콘 기판에 소자 분리막 및 터널 산화막을 형성하는 단계와; 상기 터널 산화막 상에 플로팅 게이트 폴리실리콘을 증착하는 단계와; 상기 소자 분리막 상에 더미 플로팅 게이트가 더 형성되도록 플로팅 게이트 폴리실리콘을 식각하는 단계와; 상기 플로팅 게이트를 형성한 후 유전체막을 증착한 후 콘트롤 게이트 폴리실리콘을 증착하는 단계와; 상기 플로팅 게이트 측벽에 콘트롤 게이트가 스페이서 형태가 되도록 패터닝 하는 단계와; 상기 콘트롤 게이트를 패터닝한 후 살리사이드 공정을 진행하는 단계와; 층간 절연막을 상기 살리사이드 공정을 진행한 결과물에 형성한 후 콘택을 형성하는 단계를 포함하여 구성된다.</p> |
