一种基于正反馈电感替代法的有源低通滤波器

摘要

本发明涉及一种基于正反馈电感替代法的有源低通滤波器，属于模拟滤波器设计领域。包括：电容单元，用于综合低通滤波特性，其中，第二电容和第四电容用于变换有源电感；输入单元，用于在电压域转换输入信号；有源电感单元，用于实现基于正反馈的有源电感。本发明的基于正反馈电感替代法的有源低通滤波器，基于正反馈技术实现实现电感替代法设计高阶有源低通滤波器，使其受工艺偏差影响很小；采用电流复用技术和电压域处理模拟信号，实现了在低功耗下获得高线性度；可由很少的晶体管实现，结构对称简单，易于设计；还可通过调整输入部分中第一PMOS管和第三PMOS管、第二PMOS管和第四PMOS管的宽的比例，实现不同通带增益。

主权项

一种基于正反馈电感替代法的有源低通滤波器，其特征在于，采用全PMOS管实现，该有源低通滤波器包括：电容单元，用于综合低通滤波特性，输入单元，用于在电压域转换输入信号；有源电感单元，用于实现基于正反馈的有源电感；所述的电容单元、，由第一电容(C1)、第二电容(C2)、第三电容(C3)、第四电容(C4)和第五电容(C5)组成，第二电容和第四电容用于变换有源电感；其中，第一电容(C1)的正极接第一节点的正端(V1p)，第一电容(C1)的负极接第一节点的负端(V1n)；第二电容(C2)的正极接第二节点的正端(V2p)，第二电容(C2)的负极接第二节点的负端(V2n)；第三电容(C3)的正极接第三节点的正端(V3p)，第三电容(C3)的负极接第三节点的负端(V3n)；第四电容(C4)的正极接第四节点的正端(V4p)，第四电容(C4)的负极接第四节点的负端(V4n)；第五电容(C5)的正极接输出节点的正端(Vop)，第五电容(C5)的负极接输出节点的负端(Von)；所述的输入单元，由第一PMOS管(M1l)和第二PMOS管(M1r)组成；第一PMOS管(M1l)的漏极接地电压(GND)，第一PMOS管(M1l)的栅极接输入正端(Vip)，第一PMOS管(M1l)的源极接第一节点的正端(V1p)；第二PMOS管(M1r)的漏极接地电压(GND)，第二PMOS管(M1r)的栅极接输入负端(Vin)，第二PMOS管(M1r)的源极接第一节点的负端(V1n)；所述的有源电感单元，由第三PMOS管(M0l)、第四PMOS管(M0r)、第五PMOS管(M5l)、第六PMOS管(M5r)、第七PMOS管(M9l)、第八PMOS管(M9r)、第九PMOS管(M2l)、第十PMOS管(M2r)、第十一PMOS管(M4l)、第十二PMOS管(M4r)、第十三PMOS管(M6l)、第十四PMOS管(M6r)、第十五PMOS管(M8l)、第十六PMOS管(M8r)、第十七PMOS管(M3l)、第十八PMOS管(M3r)、第十九PMOS管(M7l)和第二十PMOS管(M7r)；第三PMOS管(M0l)的漏极接地电压(GND)，第三PMOS管(M0l)的栅极接偏置电压(Vb)，第三PMOS管(M0l)的源极接第一节点的正端(V1p)；第四PMOS管(M0r)的漏极接地电压(GND)，第四PMOS管(M0r)的栅极接偏置电压(Vb)，第四PMOS管(M0r)的源极接第一节点的负端(V2n)；第五PMOS管(M5l)的漏极和栅极接地电压(GND)，第五PMOS管(M5l)的源极接第三节点的正端(V3p)；第六PMOS管(M5r)的漏极和栅极接地电压(GND)，第六PMOS管(M5r)的源极接第三节点的负端(V3n)；第七PMOS管(M9l)的漏极和栅极接地电压(GND)，第七PMOS管(M9l)的源极接输出节点的正端(Vop)；第八PMOS管(M9r)的漏极和栅极接地电压(GND)，第八PMOS管(M9r)的源极接输出节点的负端(Von)；第九PMOS管(M2l)的漏极接第一节点的正端(V1p)，第九PMOS管(M2l)的栅极接第一节点的负端(V1n)，第九PMOS管(M2l)的源极接第二节点的正端(V2p)；第十PMOS管(M2r)的漏极接第一节点的负端(V1n)，第十PMOS管(M2r)的栅极接第一节点的正端(V1p)，第十PMOS管(M2r)的源极接第二节点的负端(V2n)；第十一PMOS管(M4l)的漏极接第三节点的正端(V3p)，第十一PMOS管(M4l)的栅极接第三节点的负端(V3n)，第十一PMOS管(M4l)的源极接第二节点的正端(V2p)；第十二PMOS管(M4r)的漏极接第三节点的负端(V3n)，第十二PMOS管(M4r)的栅极接第三节点的正端(V3p)，第十二PMOS管(M4r)的源极接第二节点的负端(V2n)；第十三PMOS管(M6l)的漏极接第三节点的正端(V3p)，第十三PMOS管(M6l)的栅极接第三节点的负端(V3n)，第十三PMOS管(M6l)的源极接第四节点的正端(V4p)；第十四PMOS管(M6r)的漏极接第三节点的负端(V3n)，第十四PMOS管(M6r)的栅极接第三节点的正端(V3p)，第十四PMOS管(M6r)的源极接第四节点的负端(V4n)；第十五PMOS管(M8l)的漏极接输出节点的正端(V5p)，第十五PMOS管(M8l)的栅极接输出节点的负端(V5n)，第十五PMOS管(M8l)的源极接第四节点的正端(V4p)；第十六PMOS管(M8r)的漏极接输出节点的负端(V5n)，第十六PMOS管(M8r)的栅极输出节点的正端(V5p)，第十六PMOS管(M8r)的源极接第四节点的负端(V4n)；第十七PMOS管(M3l)的漏极接第二节点的正端(V2p)，第十七PMOS管(M3l)的栅极接第二节点的负端(V2n)，第十七PMOS管(M3l)的源极接电源电压(VDD)；第十八PMOS管(M3r)的漏极接第二节点的负端(V2n)，第十八PMOS管(M3r)的栅极接第二节点的正端(V2p)，第十八PMOS管(M3r)的源极接电源电压(VDD)；第十九PMOS管(M7l)的漏极接第四节点的正端(V4p)，第十九PMOS管(M7l)的栅极接第四节点的负端(V4n)，第十九PMOS管(M7l)的源极接电源电压(VDD)；第二十PMOS管(M7r)的漏极接第四节点的负端(V4n)，第二十PMOS管(M7r)的栅极接第四节点的正端(V4p)，第二十PMOS管(M7r)的源极接电源电压(VDD)。