| 摘要 |
<p>적층 웨이퍼 레벨 패키지가 개시되어 있다. 적층 웨이퍼 레벨 패키지는 제1 사이즈를 갖고, 복수개의 제1 본딩 패드들을 갖는 제1 반도체 칩, 상기 제1 반도체 칩 상에 배치되며 상기 각 제1 본딩 패드들과 전기적으로 접속된 제1 재배선 및 상기 제1 재배선 상에 적어도 하나가 배치된 제1 브릿지 부재를 포함하는 제1 반도체 패키지, 상기 제1 사이즈보다 작은 제2 사이즈를 갖고, 복수개의 제2 본딩 패드들을 갖는 제2 반도체 칩, 상기 제2 반도체 칩상에 배치되며 상기 각 제1 재배선과 마주하는 제2 재배선 및 상기 제2 재배선 상에 배치되며 상기 제1 브릿지 부재와 접속되는 제2 브릿지 부재를 포함하는 제2 반도체 패키지, 상기 제1 반도체 패키지가 배치되며, 접속 패드를 갖는 기판 및 상기 접속 패드와 상기 제1 재배선을 전기적으로 접속하는 도전 부재를 포함한다.</p> |
