| 发明名称 | 形成半导体元件及其金属栅极堆叠的方法 | ||
| 摘要 | 本发明提供一种形成半导体元件及其金属栅极堆叠的方法，包括下列步骤：于一蚀刻腔室内，通过一图案化掩模的定义栅极区的开口对一半导体基底进行一第一干蚀刻步骤，以移除位于该半导体基底上的一多晶硅层及一金属栅极层；于该蚀刻腔室内提供一水蒸汽至该半导体基底，以移除位于该半导体基底上的一盖层；以及于该蚀刻腔室内对该半导体基底进行一第二干蚀刻步骤，以移除一高介电常数(high k)介电材料层。本发明具有工艺简单、制造周期短及有效降低成本的优点。 | ||
| 申请公布号 | CN101656206B | 申请公布日期 | 2011.11.02 |
| 申请号 | CN200910165876.0 | 申请日期 | 2009.08.12 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 林志忠;林益安;陈嘉仁 |
| 分类号 | H01L21/28(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 姜燕;陈晨 |
| 主权项 | 一种形成半导体元件的金属栅极堆叠的方法，包括下列步骤：于一蚀刻腔室内，通过一图案化掩模的定义栅极区的开口对一半导体基底进行一第一干蚀刻步骤，以移除位于该半导体基底上的一多晶硅层及一金属栅极层；于该蚀刻腔室内提供一水蒸汽至该半导体基底，以移除位于该半导体基底上的一盖层；以及于该蚀刻腔室内对该半导体基底进行一第二干蚀刻步骤，以移除一高介电常数介电材料层。 | ||
| 地址 | 中国台湾新竹市 | ||