| 摘要 |
<p>본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 하부 금속배선이 형성된 제1 층간 절연막 상부에 확산 방지막, 제2 층간 절연막, 제3 층간 절연막을 순차적으로 형성하는 단계, 상기 제3 층간 절연막을 포함한 결과물 상에 비아홀을 정의하는 제1 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴을 식각 마스크로 하여 상기 제3 층간 절연막을 식각하는 제1 식각 공정과 상기 제2 층간 절연막을 식각하는 제2 식각 공정을 순차적으로 수행하여 비아홀을 형성하는 단계, 상기 제1 포토레지스트 패턴을 제거한 후 상기 제3 층간 절연막 상부의 소정 영역에 금속배선 트렌치를 정의하는 제2 포토레지스트 패턴을 형성하고, 상기 제2 포토레지스트 패턴을 식각 마스크로 하여 제3 층간 절연막을 식각하여 금속배선 트렌치를 형성하는 단계 및 상기 금속배선 트렌치 및 비아홀에 금속물질을 매립하여 상기 하부 금속배선과 전기적으로 연결되는 상부 금속배선을 형성하는 단계를 포함하며, 상기 제2 식각 공정은 상기 제3 층간 절연막을 식각하는 제1 식각 공정에서 상기 제3 층간 절연막의 측벽에 생성된 플루오르 카본(fluorocarbon) 폴리머를 제거하기 위해 CxFy, N2, O2 및 Ar이 혼합된 가스 또는 CHpFp, CxFy, N2, O2 및 Ar이 혼합된 가스(여기서, x, y, p는 자연수)를 사용한다.</p> |
