| 摘要 |
<p>이를 위하여, 본 발명의 반투과형 박막 트랜지스터 기판은 투명한 제1 도전층과 불투명한 제2 도전층이 적층된 이중 구조의 게이트 라인과; 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차 구조로 형성되어 투과 영역과 반사 영역을 갖는 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 화소 영역에 형성된 상기 제1 도전층과, 그 제1 도전층의 테두리를 따라 적층된 제2 도전층을 갖는 화소 전극과; 상기 게이트 라인과 상기 게이트 절연막을 사이에 두고 중첩되어 스토리지 캐패시터를 형성하는 스토리지 상부 전극과; 상기 박막 트랜지스터를 덮는 유기막으로부터 상기 게이트 절연막까지 관통하여 상기 박막 트랜지스터의 드레인 전극 및 상기 스토리지 전극의 측면을 노출시키는 투과홀과; 상기 반사 영역에 형성되며 상기 투과홀의 에지부를 경유하여 상기 드레인 전극 및 스토리지 상부 전극을 상기 화소 전극의 제2 도전층과 접속시키는 반사 전극을 구비한다.</p> |
