发明名称 Block Decorder of semiconductor memory device
摘要 <p>본 발명은 반도체 메모리 장치의 블럭 디코더에 관한 것으로, 다수의 디코딩된 어드레스 신호들이 선택될 메모리 블록의 어드레스와 일치하는지를 판별하여 초기 제어 신호 및 블럭 선택 제어 신호를 생성하는 제어 신호 생성 회로와, 상기 블럭 선택 제어 신호에 응답하여 출력 노드의 전위를 상승시켜 블럭 선택 신호를 생성하는 블럭 선택 신호 생성 회로, 및 상기 초기 제어 신호에 응답하여 상기 출력 노드의 초기 전압을 결정하는 출력 노드 제어 회로를 포함하는 반도체 메모리 장치의 블럭 디코더를 제공한다.</p>
申请公布号 KR101076167(B1) 申请公布日期 2011.10.21
申请号 KR20090135631 申请日期 2009.12.31
申请人 发明人
分类号 G11C16/08;G11C16/26;G11C16/30 主分类号 G11C16/08
代理机构 代理人
主权项
地址