| 发明名称 | 集成电路制作过程中冗余金属填充的方法及半导体器件 | ||
| 摘要 | 本发明公开了一种集成电路制作过程中冗余金属填充的方法，涉及半导体器件技术领域，能够减小因冗余金属填充带来的耦合电容的影响，该方法包括：在包含介质层的半导体基片上分别形成互连线沟槽和冗余金属沟槽，所述冗余金属沟槽的深度小于所述互连线沟槽的深度；对所述互连线沟槽和所述冗余金属沟槽进行电镀并对电镀表面进行平坦化处理，形成厚度小于互连线金属厚度的冗余金属。本发明还公开一种半导体器件，所述半导体器件包括多层互连结构，每层所述互连结构包括介质层和在所述介质层上制成的互连线金属和冗余金属，其中，所述冗余金属厚度小于所述互连线金属厚度。本发明用于集成电路制作。 | ||
| 申请公布号 | CN102222643A | 申请公布日期 | 2011.10.19 |
| 申请号 | CN201110172941.X | 申请日期 | 2011.06.24 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 周隽雄;陈岚;阮文彪;李志刚;王强;叶甜春 |
| 分类号 | H01L21/768(2006.01)I;H01L21/321(2006.01)I;H01L23/522(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 周国城 |
| 主权项 | 一种集成电路制作过程中冗余金属填充的方法，其特征在于，该方法包括：在包含介质层的半导体基片上分别形成互连线沟槽和冗余金属沟槽，所述冗余金属沟槽的深度小于所述互连线沟槽的深度；对所述互连线沟槽和所述冗余金属沟槽进行电镀并对电镀表面进行平坦化处理，形成厚度小于互连线金属厚度的冗余金属。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3号 | ||