发明名称 VERFAHREN UND VORRICHTUNG ZUR PIPELINE- VERARBEITUNG VON GEORDNETE EINGABE/AUSGABE- TRANSAKTIONEN IN EINEM CACHEKOHARENTEN MEHRPROZESSORSYSTEM
摘要
申请公布号 AT526630(T) 申请公布日期 2011.10.15
申请号 AT20010959749T 申请日期 2001.08.14
申请人 INTEL CORPORATION 发明人 CRETA, KENNETH;LOOI, LILY;KUMAR, AKHILESH;KHARE, MANOJ
分类号 G06F12/08 主分类号 G06F12/08
代理机构 代理人
主权项
地址