发明名称 |
半导体器件 |
摘要 |
本发明涉及一种半导体器件。所述半导体器件包括:元件隔离膜,其形成在一种导电类型的半导体衬底表面上;栅电极,其具有位于元件隔离膜和元件形成区之间的边界处的一对端部;反型导电类型的源极区和漏极区,其被布置成将栅电极正下方的区域夹在其间;以及杂质扩散区,其具有所述一种导电类型,形成在元件形成区中。源极区与元件形成区中的栅电极正下方的区域中的元件隔离膜和元件形成区之间的边界侧上的区域分离。在杂质扩散区中,与边界侧上的区域相邻的部分被布置在源极区和元件隔离膜之间,并且与源极区和边界侧上的区域接触。杂质扩散区不布置在漏极区和元件隔离膜之间。 |
申请公布号 |
CN101645461B |
申请公布日期 |
2011.10.12 |
申请号 |
CN200910166007.X |
申请日期 |
2009.08.07 |
申请人 |
瑞萨电子株式会社 |
发明人 |
田中浩治 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/36(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
孙志湧;穆德骏 |
主权项 |
一种半导体器件,包括:元件隔离膜,其形成在一种导电类型的半导体层表面上;栅电极,其布置在由所述元件隔离膜分开的元件形成区上,并且其具有一对位于所述元件隔离膜和所述元件形成区之间的边界上的端部;形成在所述元件形成区中的具有反型导电类型的源极区和漏极区,并且所述源极区和漏极区被布置成将所述栅电极正下方的区域夹在中间;以及杂质扩散区,其具有所述一种导电类型,并且形成在所述元件形成区中,其中,所述源极区被布置成与所述元件形成区中的所述栅电极正下方的区域中的、所述元件隔离膜和所述元件形成区之间的边界侧上的区域相分离,所述一种导电类型的所述杂质扩散区与所述源极区以及在所述栅电极正下方的区域的所述边界侧上的所述区域相接触,所述一种导电类型的所述杂质扩散区中的与所述边界侧上的所述区域相邻的部分位于所述源极区和所述元件隔离膜之间,以及所述一种导电类型的所述杂质扩散区不布置在所述漏极区和所述元件隔离膜之间。 |
地址 |
日本神奈川 |