发明名称 一种用于多site并行测试的site良率统计方法
摘要 本发明公开了一种在集成电路晶圆测试过程中用统计测试数据来判定测试硬件状态的方法;在晶圆测试过程中生成的测试数据不仅反映出每个芯片的物理参数、内部模块的功能、芯片制造工艺,还可以反映出测试过程中测试硬件的状态。本发明针对多site并行测试,用site良率统计方法检查测试硬件在测试过程中的状态是否有缺陷。通过本发明的方法,从海量测试数据中统计归纳每个Site的良率,得出具体bin值分布,就可以快速定位测试硬件失效原因并采取解决措施,保证了测试质量。
申请公布号 CN102214552A 申请公布日期 2011.10.12
申请号 CN201110119305.0 申请日期 2011.05.10
申请人 北京确安科技股份有限公司 发明人 金兰;石志刚;吉国凡;张琳;佘博文;王慧;孙昕
分类号 H01L21/00(2006.01)I 主分类号 H01L21/00(2006.01)I
代理机构 代理人
主权项 一种用于多site并行测试的site良率统计方法,其特征在于包括如下:从多Site并行测试生成的测试数据中,将每次测试的Site与其对应Bin值提取出来进行记录,再取出每个site中各Bin值数量,以及Bin1所占比重,用Bin 1所占比重来绘制柱状图,其横轴为site,纵轴为每个site的良率,实施横向比对。
地址 100094 北京市海淀区永丰基地丰贤中路7号孵化楼A楼2层