半导体集成电路装置及电子装置

摘要

提供一种利用了ZSCCMOS电路的半导体集成电路装置，具有组合电路(10)，该组合电路(10)包括多个逻辑门电路(11～14)，接收数据保持电路(21、22)的输出。数据保持电路(21、22)在电源切断时能够继续数据的保持，且在作为控制信号NS被赋予了固定值时，输出规定的固定值。在数据保持电路(21、22)的输出为规定的固定值时，输出“L”的逻辑门电路(11、13)其电源端与模拟电源线VDDV和低电位电源线VSS连接，输出“H”的逻辑门电路(12、14)其电源端与高电位电源线VDD和模拟电源线VSSV连接。由此，当电源切断时，组合电路的各逻辑门电路的输出成为期望的状态，且在电源恢复时，组合电路可靠地返回到电源切断前的状态。

主权项

一种半导体集成电路装置，其特征在于，具备：至少一个数据保持电路；包括多个逻辑门电路，并接收所述数据保持电路的输出的组合电路；高电位电源线及低电位电源线；通过第一电力控制用晶体管与所述高电位电源线连接的第一模拟电源线；和通过第二电力控制用晶体管与所述低电位电源线连接的第二模拟电源线，当所述数据保持电路的输出为规定的固定值时，所述组合电路的各逻辑门电路中，对于输出“L”的逻辑门电路而言，高电位侧电源端与所述第一模拟电源线连接，且低电位侧电源端与所述低电位电源线连接，另一方面，对于输出“H”的逻辑门电路而言，高电位侧电源端与所述高电位电源线连接，且低电位侧电源端与所述第二模拟电源线连接，所述数据保持电路是具有主锁存电路及从动锁存电路的触发电路，所述主锁存电路在所述第一电力控制用晶体管及所述第二电力控制用晶体管截止的电源切断时保持数据，所述从动锁存电路接收控制信号，在所述控制信号被赋予规定值时输出所述规定的固定值。