发明名称 一种全互联路由结构动态可重构处理器
摘要 本发明提供了一种全互联路由结构动态可重构处理器,包括输入缓存阵列模块,可重构阵列模块,输出缓存阵列模块,连接开关开关一,连接开关二,连接开关三和连接开关四;可重构阵列模块相邻两列之间全互联;连接开关一宽度与输入缓存阵列模块列宽相同,连接开关二和连接开关三宽度与可重构阵列模块列宽相同,连接开关四与输入缓存阵列模块列宽相同;输入缓存阵列模块与连接开关一互联,连接开关一与连接开关二全互联,连接开关二与可重构阵列模块互联,可重构阵列模块与连接开关三互联,连接开关三与连接开关四全互联,连接开关四与输出缓存阵列模块互联。通过本发明的分层式全互联,降低了硬件开销和配置信息的开销,提高了面积效率。
申请公布号 CN102214158A 申请公布日期 2011.10.12
申请号 CN201110152238.2 申请日期 2011.06.08
申请人 清华大学 发明人 朱敏;刘雷波;王延升;戚斌;杨军;曹鹏;时龙兴;尹首一;魏少军
分类号 G06F15/78(2006.01)I 主分类号 G06F15/78(2006.01)I
代理机构 北京润泽恒知识产权代理有限公司 11319 代理人 苏培华
主权项 一种全互联路由结构动态可重构处理器,其特征在于:包括输入缓存阵列模块,可重构阵列模块,输出缓存阵列模块,连接开关开关一,连接开关二,连接开关三和连接开关四;可重构阵列模块相邻两列之间全互联;连接开关一宽度与输入缓存阵列模块列宽相同,连接开关二和连接开关三宽度与可重构阵列模块列宽相同,连接开关四与输入缓存阵列模块列宽相同;输入缓存阵列模块与连接开关一互联,连接开关一与连接开关二全互联,连接开关二与可重构阵列模块互联,可重构阵列模块与连接开关三互联,连接开关三与连接开关四全互联,连接开关四与输出缓存阵列模块互联。
地址 100084 北京市海淀区清华园一号