一种同时覆盖2G和3G信号的收发信机及信号处理方法

摘要

本发明提供一种同时覆盖2G和3G信号的收发信机，该收发信机包括光模块、FPGA模块、时钟恢复模块、时钟分发模块、DPD反馈模数转换器、2G+3G模数转换器、监控部分、切换单元、2G DPD系数实现模块、2G数模转换器、2G下行本振模块、2G上行本振模块、2G下行射频链路、2G射频反馈链路、2G上行信号射频链路、3G DPD系数实现模块、3G数模转换器、3G下行本振模块、3G上行本振模块、3G下行射频链路、3G射频反馈链路、3G上行信号射频链路。本发明还提供一种同时覆盖2G和3G信号的收发信机的信号处理方法。本发明通过把2G和3G单一制式的收发信机集成为一种新型混合制式的收发信机，简化了覆盖方式，并且节约了成本。

主权项

一种同时覆盖2G和3G信号的收发信机，其特征在于，所述收发信机具体包括：光模块、FPGA模块、时钟恢复模块、时钟分发模块、DPD反馈模数转换器A/D、2G+3G模数转换器A/D、监控部分、切换单元；2G DPD系数实现模块、2G数模转换器D/A、2G下行本振模块、2G上行本振模块、2G下行射频链路、2G射频反馈链路、2G上行信号射频链路；3G DPD系数实现模块、3G数模转换器D/A、3G下行本振模块、3G上行本振模块、3G下行射频链路、3G射频反馈链路、3G上行信号射频链路；所述FPGA模块分别与光模块、2G DPD系数实现模块以及3G DPD系数实现模块相互连接，所述FPGA模块的输出端分别与时钟恢复模块、2G数模转换器D/A以及3G数模转换器D/A相连接；所述时钟恢复模块的输出端分别与2G下行本振模块、2G上行本振模块、3G下行本振模块、3G上行本振模块以及时钟分发模块相连接；所述时钟分发模块的输出端分别与2G数模转换器D/A、3G数模转换器D/A、2G+3G模数转换器A/D、DPD反馈模数转换器A/D以及FPGA模块相连接；所述2G下行本振模块的输出端分别与2G下行射频链路和2G射频反馈链路相连接；所述2G上行本振模块的输出端与2G上行信号射频链路相连接；所述3G上行本振模块的输出端与3G上行信号射频链路相连接；所述3G下行本振模块的输出端分别与3G下行射频链路和3G射频反馈链路相连接；所述2G数模转换器D/A的输出端与2G下行射频链路相连接后进行2G射频信号输出；所述3G数模转换器D/A的输出端与3G下行射频链路相连接后进行3G射频信号输出；所述2G射频反馈链路和3G射频反馈链路的输出端都与切换单元相连接；所述切换单元的输出端与DPD反馈模数转换器A/D相连接；所述DPD反馈模数转换器A/D的输出端与FPGA模块相连接；所述2G上行信号射频链路和3G上行信号射频链路的输出端都与2G+3G模数转换器A/D相连接；所述2G+3G模数转换器A/D的输出端与FPGA模块相连接；所述的监控部分实现所有模块的上电配置和控制字的读写。