用于差分数据传输的快闪存储卡

摘要

一种快闪存储卡包含有差分数据路径，其可致能快闪存储卡与主机装置之间的通讯，使用差分信号执行，差分数据路径可以在差分信号以及特定存储卡信号之间的转译，来予以控制针对快闪存储卡的存储体阵列的读取/写入操作，特定存储卡信号可以为标准多媒体存储卡、安全数字存储卡、记忆棒存储卡或是紧密快闪存储卡信号等，主机装置可以包含类似的差分数据路径来提供差分数据传输的能力，利用使用差分数据传输而非知的时钟数据传输，快闪存储卡与主机装置之间的整体数据频宽可以大幅地增加，同时降低耗能以及接脚的需求。

主权项

一种快闪存储卡，其特征在于，包含：一接脚配置，基于该快闪存储卡的接脚数量而预先决定，该接脚配置包含有一组接脚，用以连接两对差分串行数据线，每一该对差分串行数据线承载有一正极信号以及一负极信号；一快闪存储体阵列；一协议控制器，用以存取该快闪存储体阵列；以及一差分数据路径，具有将一输入差分信号转换为一状态信号和一输入数据信号给予该协议控制器的功能，以及将来自该协议控制器的一控制信号和一输出数据信号转换为一输出差分信号的功能，其中该差分数据路径包含有：一差分收发器，用以转换该输入差分信号为一输入多用途串行信号、以及将一输出多用途串行信号转换为该输出差分信号；以及一差分串行接口引擎，用以转换该输入多用途串行信号为至少一个状态信号和该输入数据信号、以及将至少一个控制信号和该输出数据信号转换为该输出多用途串行信号，其中该差分串行接口引擎包含有：一解码器，其根据一预定的编码协议解码该输入多用途串行信号，并转换为一输入串行比特串流；一第一转换器，用以将该输入串行比特串流转换为一第一信号组；一同步侦测器，用以针对该第一信号组进行辨识一同步信息组、以及于侦测该同步信息组时，利用产生一起始信号来开始封包的接收；一写入先进先出存储体，用以储存该第一信号组的内容以回应该起始信号，以及输出该至少一个状态信号和该输入数据信号；一循环冗余检查侦测器，用以针对该第一信号组执行一循环冗余检查以回应该起始信号；一命令/数据侦测器，用以决定是否该第一信号组为一命令信号或一数据信号，以回应该起始信号，并提供此决定给予该循环冗余检查侦测器；一起始帧侦测器，用以侦测该第一信号组的多个起始帧信息组以回应该起始信号，且于侦测时，触发一局部时钟的产生；一封包结尾侦测器，用以侦测该第一信号组的一封包结尾信息组以回应该起始信号，且于侦测时，发布一终止信号来结束封包的接收；一读取先进先出存储体，用以储存该至少一个控制信号和通过该协议控制器输出的该输出数据信号的内容、以及输出一第二信号组；一同步产生器，用以针对该第二信号组产生一同步信息组；一循环冗余检查产生器，用以针对该第二信号组产生一循环冗余检查信息组；一命令/数据设定电路，用以决定该第二信号组为一命令信号或一数据信号，并提供此决定给予该循环冗余检查产生器；一封包结尾产生器，用以针对该第二信号组产生一封包结尾信息组；一第二转换器，用以将并行接收的该第二信号组、该循环冗余检查信息组、该同步信息组、以及该封包结尾信息组转换为一输出串行比特串流；以及一编码器，施加该预定的编码协议至该输出串行比特串流，并转换为该输出多用途串行信号；其中该快闪存储卡包含有一多媒体存储卡、一安全数字存储卡、一紧密快闪存储卡、以及一记忆棒存储卡的其中之一。