| 发明名称 | 包括具有增加的应变诱发源及紧密间隔的金属硅化物区的NMOS晶体管与PMOS晶体管的CMOS装置 | ||
| 摘要 | 在一种CMOS制造工艺流程中，在用来界定漏极与源极区(154)的整体注入序列期间，可维持形成在栅极电极材料(151A)顶部上的覆盖层(151C)，且该覆盖层(151C)可在蚀刻工艺期间被移除，其中，在该蚀刻工艺期间可缩减侧壁间隔件结构(155)的宽度，以便缩短金属硅化物区(156)及应变介电材料的横向偏移。因此，可在得到整体经加强的晶体管效能的同时，也对于现有的CMOS工艺策略提供高度的兼容性。 | ||
| 申请公布号 | CN102217050A | 申请公布日期 | 2011.10.12 |
| 申请号 | CN200980146108.9 | 申请日期 | 2009.09.30 |
| 申请人 | 格罗方德半导体公司 | 发明人 | J·豪恩舍尔;R·马尔芬格;U·格里布诺 |
| 分类号 | H01L21/336(2006.01)I;H01L21/8238(2006.01)I;H01L21/8234(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 11314 | 代理人 | 程伟;王锦阳 |
| 主权项 | 一种方法，包括：在形成于衬底(101)上方的多个晶体管(150A，150B)的栅极电极结构(151)侧壁上形成间隔件结构(155)，该等栅极电极结构(151)包括栅极电极材料(151A)及形成在该栅极电极材料(151A)上的覆盖层(151C)；利用该栅极电极结构(151)及该等侧壁间隔件结构(155)作为注入掩模，以形成漏极及源极区(154)；执行蚀刻工艺，以移除该覆盖层(151C)且缩减该侧壁间隔件结构(155)的尺寸；以及在该复数个晶体管上方形成一个或多个应变诱发层(110A)。 | ||
| 地址 | 英国开曼群岛 | ||