发明名称 SYSTEM AND METHOD FOR REDUCING EXECUTION DIVERGENCE IN PARALLEL PROCESSING ARCHITECTURES
摘要 <p>병렬 프로세싱 아키텍쳐 내에서 실행가능한 복수의 스레드 사이에서 실행 다이버전스를 감소시키는 방법은, 복수의 상이한 실행 명령에 대한 피연산자들로서 기능하는 복수의 데이터 세트 사이에서 집합적인 복수의 데이터 세트의 선호되는 실행 유형을 결정하는 동작을 포함한다. 데이터 세트는 데이터 세트 풀로부터 병렬 프로세싱 아키텍쳐에 의해 실행될 스레드로 할당되고, 할당된 데이터 세트는 선호되는 실행 유형이며, 이로써 병렬 프로세싱 아키텍쳐는 복수의 스레드를 동시에 실행하도록 동작 가능하고, 복수의 동시에 실행가능한 스레드는 할당된 데이터 세트를 갖는 스레드를 포함한다. 할당된 데이터가 피연산자로서 기능하기 위한 실행 명령은 복수의 스레드의 각각에 적용된다.</p>
申请公布号 KR101071006(B1) 申请公布日期 2011.10.06
申请号 KR20090083552 申请日期 2009.09.04
申请人 发明人
分类号 G06F9/06;G06F9/38;G06F9/46 主分类号 G06F9/06
代理机构 代理人
主权项
地址