| 摘要 |
<p>본 발명은 하드마스크질화막을 이용하는 폴리메탈 게이트전극 구조에서 기계적 응력 및 열적 응력에 의한 GOI 특성(SILC 및 계면트랩밀도)의 열화를 방지하는데 적합한 반도체 소자의 게이트전극 및 그 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 하드마스크질화막을 히스테리시스 성분이 2×10[(dyne/cm)×℃]보다 작고, 히스테리시스 측정 초기의 초기 스트레스가 5×10[dyne/cm]보다 큰 높은 텐실스트레스를 갖도록 하는 질화막으로 형성하거나, 텐실스트레스를 갖는 열질화막으로 형성하거나 또는 하드마스크질화막 아래에 버퍼산화막을 삽입한다.</p> |
